WELTORGANISATION FÜR GEISTIGES EIGENTUM

INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 7:

H03M 3/02

(11) Internationale Veröffentlichungsnummer: WO 00/35096

A2

(43) Internationales Veröffentlichungsdatum:

15. Juni 2000 (15.06.00)

(21) Internationales Aktenzeichen:

PCT/DE99/03927

(22) Internationales Anmeldedatum: 8. Dezember 1999 (08,12,99)

(30) Prioritätsdaten:

198 57 042.2

10. Dezember 1998 (10.12.98) DB

(71) Anmelder (für alle Bestimmungsstaaten ausser US): INFI-NEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, D-81541 München (DE).

(72) Erfinder: und

(75) Erfinder/Anmelder (nur für US): HAUPTMANN, Jörg [AT/AT]; Goritschacher Strasse 50, A-9241 Wemberg (AT). SCHRANZ, Christian [AT/AT]; Uhlandstrasse 31/3/2, A-9500 Villach (AT).

(74) Gemeinsamer Vertreter: INFINEON TECHNOLOGIES AG; Zedlitz, Peter, Postfach 22 13 17, D-80503 München (DE). (81) Bestimmungsstaaten: CN, JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Veröffentlicht


Ohne internationalen Recherchenbericht und erneut zu veröffentlichen nach Erhalt des Berichts.

(54) Title: ANALOG-DIGITAL CONVERTER

(54) Bezeichnung: ANALOG-DIGITAL-UMSETZER

(57) Abstract

The invention relates to an analog-digital converter which comprises a multitude of integrating circuits, a l bit analog-digital converter and a 1 bit digital-analog converter. The multitude of analog integrating circuits are connected in series and the 1 bit digital-analog converter is connected downstream from the last analog integrating circuit of the series. An output signal of the 1 bit analog-digital converter is transmitted to the 1 bit digital-analog converter, and an output signal of the 1 bit digital-analog converter is subtracted from an input signal of each analog integrating circuit. A multitude of input signals is transmitted via a multiplexer to the first analog integrating circuit of the series-connected analog integrating circults. Each analog integrating circuit comprises a multitude of capacitors which correspond to the multitude of input signals, whereby a ca-



pacitor of the multitude of capacitors can be switched each time between an output and an input of the analog integrating circuit. The output signal of the 1 bit digital-analog converter is delayed according to the multitude of input signals.

(57) Zusammenfassung

Die Erfindung betrifft einen Analog-Digital-Umsetzer, der eine Vielzahl von Integratorschaltungen sowie einen I-Bit-Analog-Digital-Umsetzer und einen I-Bit-Digital-Analog-Umsetzer aufweist. Die Vielzahl von analogen Integratorschaltungen sind in Reihe geschaltet und die letzte analoge Integratorschaltung der Reihe ist der I-Bit-Analog-Digital-Umsetzer nachgeschaltet. Bin Ausgangssignal des I-Bit-Analog-Digital-Umsetzers wird dem I-Bit-Digital-Analog-Umsetzer zugeführt und ein Ausgangssignal des I-Bit-Digital-Analog-Umsetzer wird von einem Eingangssignal jeder analogen Integratorschaltung subtrahiert. Der ersten analogen Integratorschaltung der in Reihe geschalteten analogen Integratorschaltungen wird eine Vielzahl von Eingangssignalen über einen Multiplexer zugeführt. Jede analoge Integratorschaltung weist eine Vielzahl von Kapazitäten entsprechend der Vielzahl von Eingangssignalen auf, wobei jeweils eine Kapazität der Vielzahl von Kapazitäten zwischen einen Ausgang und einen Eingang der analogen Integratorschaltung schaltbar ist. Das Ausgangssignal des I-Bit-Digital-Analog-Umsetzers wird entsprechend der Vielzahl von Eingangssignalen verzögert.

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die Internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenico	FI	Finnland	LT	Litauen	SK	Slowakci
ΑT	Österreich	FR	Frankreich	LU	Luxemburg	SN	Senegal
AU	Australien	GA	Gabun	LV	Lettland	SZ	Swasiland
AZ	Aserbaidschan	GB	Vereinigtes Könlgreich	MC	Monaco	TD	Tschad
BA	Bosnien-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagaskar	TJ	Tadschikistan
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenland		Republik Mazedonien	TR	Türkei
BG	Bulgarien	HU	Ungarn	ML	Mali	TT	Trinidad und Tobago
BJ	Benin	IE	Irland	MN	Mongolei	UA	Ukraine
BR	Brasilien	IL.	Israel	MR	Mauretanien	UG	Uganda
BY	Belarus	18	Island	MW	Malawi	US	Vereinigte Staaten von
CA	Kanada	IT	Italien	MX	Mexiko		Amerika
CF	Zentralafrikanische Republik	JP	Japan	NE	Niger	UZ	Usbekistan
CG	Kongo	KE	Kenia	NL	Niederlande	VN	Victnam
CH	Schweiz	KG	Kirgisistan	NO	Norwegen	YU	Jugoslawien
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik	NZ	Neuseeland	zw	Zimbabwe
CM	Kamerun		Korea	PL	Polcn		
CN	China	KR	Republik Korea	PT	Portugal		
CU	Kuba	KZ	Kasachstan	RO	Rumânien		
CZ	Tschechische Republik	LC	St. Lucia	RU	Russische Föderation		
DE	Deutschland	ш	Liechtenstein	SD	Sudan		
DK	Dänemark	LK	Sri Lanka	SE	Schweden		
EE	Estland	LR	Liberia	SG	Singapur		

Beschreibung

Analog-Digital-Umsetzer

5 Die Erfindung betrifft einen Analog-Digital-Umsetzer nach dem Oberbegriff von Patentanspruch 1.

Analog-Digital-Umsetzer, die nach dem Sigma-Delta-Verfahren arbeiten, erzeugen aus einem mehrfach überabgetasteten analo-10 gen Eingangssignal einen 1-Bit-Datenstrom. Ein Sigma-Delta-Analog-Digital-Umsetzer erster Ordnung weist eine Rückkoppelungsstruktur auf, bei der das digitale Ausgangssignal über einen Digital-Analog-Umsetzer auf einen Summierer negativ rückgekoppelt wird. Der Summierer zieht vom überabgetasteten 15 analogen Eingangssignal das rückgekoppelte analoge Signal ab, integriert das Differenzsignal mit einer analogen Integratorschaltung und setzt das Ausgangssignal der analogen Integratorschaltung über einen 1-Bit-Analog-Digital-Wandler in ein digitales Ausgangssignal um. Sigma-Delta-Analog-Digital-20 Umsetzer n-ter Ordnung weisen n in Reihe geschaltete analoge Integratorschaltungen auf, wobei das Rückkoppelsignal an den Eingang jeder n Integratorschaltungen geführt wird.

In "The Design of Sigma-Delta Modulation Analog-to-Digital

Converters", B.E.Boser, B.A.Wooley, IEEE Journal of SolidState Circuits, vol.SC-23, pp.1298-1308, December 1988, sind
die Grundprinzipien der Sigma-Delta-A/D-Umsetzung beschrieben
und in Figur 10 das Schaltbild eines Sigma-Delta-A/DUmsetzers zweiter Ordnung dargestellt, der ein differentielles analoges Eingangssignal in ein digitales Ausgangssignal
wandelt.

In "A 14-Bit 80-kHz Sigma-Delta A/D Converter: Modeling, Design and Performance Evaluation", S.R.Norsworthy, I.G.Post, H.S.Fetterman, IEEE Journal of Solid-State Circuits, vol.SC-

24, pp.256-266, April 1989, ist ebenfalls in Figur 6 das Schaltbild eines Sigma-Delta-A/D-Umsetzers zweiter Ordnung dargestellt.

Da ein Sigma-Delta-Umsetzer eine Rückkopplung und innere Zustandsspeicher aufweist und für einen geringen Umsetzungsfehler einschwingen muß, ist die Verarbeitung einer Vielzahl von Eingangssignalen, die dem Umsetzer im Zeitmultiplex zugeführt werden, problematisch.

10

15

35

Aus US 5,627,536 ist ein Sigma-Delta-Analog-Digital-Umsetzer für die Umsetzung einer Vielzahl von im Zeitmultiplex zugeführten Signalen bekannt. Vor jedem umzusetzenden analogen Abtastwert müssen die inneren Zustandsspeicher des Umsetzers zurückgesetzt werden und der Umsetzer muß zur Umsetzung jedes Abtastwerts erneut einschwingen. Nachteilig ist dabei, daß dadurch die Umsetzrate des Sigma-Delta-Analog-Digital-Umsetzers vermindert wird.

- Das der Erfindung zugrundeliegende technische Problem liegt daher darin, einen Sigma-Delta-Analog-Digital-Umsetzer anzugeben, der eine Vielzahl Eingangssignalen, die dem Umsetzer im Zeitmultiplex zugeführt werden, verarbeiten kann und dabei die Umsetzrate nicht durch Einschwingzeiten des Sigma-Delta-
- 25 Analog-Digital-Umsetzers vermindert wird.

Dieses Problem wird durch einen Sigma-Delta-Analog-Digital-Umsetzer mit den Merkmalen von Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen des Sigma-Delta-Analog-Digital-

30 Umsetzers ergeben sich aus den jeweiligen Unteransprüchen.

Ein Analog-Digital-Umsetzer weist eine Vielzahl von Integratorschaltungen, einen 1-Bit-Analog-Digital-Umsetzer und einen 1-Bit-Digital-Analog-Umsetzer auf. Die Vielzahl von analogen

Integratorschaltungen sind in Reihe geschaltet und der letz-

ten analogen Integratorschaltung der Reihe ist der 1-Bit-Analog-Digital-Umsetzer nachgeschaltet. Ein Ausgangssignal des 1-Bit-Analog-Digital-Umsetzers wird dem 1-Bit-Digital-Analog-Umsetzer zugeführt und ein Ausgangsignal des 1-Bit-Digital-Analog-Umsetzers wird von einem Eingangssignal jeder analogen Integratorschaltung subtrahiert. Der ersten analogen Integratorschaltung der in Reihe geschalteten analogen Integratorschaltungen wird eine Vielzahl von Eingangssignalen über einen Multiplexer zugeführt und jede analoge Integratorschaltung weist eine Vielzahl von Kapazitäten entsprechend 10 der Vielzahl von Eingangssignalen auf. Dabei ist jeweils eine Kapazität der Vielzahl von Kapazitäten zwischen einen Ausgang und einen Eingang eines Operationsverstärkers in jeder analogen Integratorschaltung schaltbar, so daß eine Rückkoppelka-15 pazität gebildet wird. Das Ausgangssignal des 1-Bit-Digital-Analog-Umsetzers wird entsprechend der Vielzahl von Eingangssignalen verzögert. Vorteilhafterweise bilden die Vielzahl von Kapazitäten jeder analogen Integratorschaltung Zustandsspeicher. Jedem Eingangssignal der Vielzahl von Eingangs-20 signalen ist in jeder analogen Integratorschaltung eine Kapazität der Vielzahl von Kapazitäten zugeordnet. Der Analog-Digital-Umsetzer kann auch für differentielle Eingangssignale ausgelegt sein. In diesem Fall sind jedem differentiellen Eingangssignal der Vielzahl von differentiellen Eingangs-25 signalen zwei Kapazitäten zugeordnet, so daß jede analoge Integratorschaltung insgesamt doppelt so viele Kapazitäten wie die Vielzahl von differentiellen Eingangssignalen aufweist. Ein weiterer Vorteil der Erfindung ist der verringerte schaltungstechnische Aufwand zur Verarbeitung einer Vielzahl von 30 Eingangssignalen, da anstelle einer Vielzahl von Sigma-Delta-Analog-Digital-Umsetzern enstsprechend der Vielzahl von Eingangssignalen nur jeweils in jeder analogen Integratorschaltung eine Vielzahl von Kapazitäten entsprechend der Vielzahl von Eingangssignalen vorgesehen wird. Vorteilhafterweise wird dadurch Chipfläche bei einer Integration des Sigma-Delta-Analog-Digital-Umsetzers auf einem Chip gespart.

In einer weiteren besonders bevorzugten Ausführungsform wird das Ausgangssignal des 1-Bit-Digital-Analog-Umsetzers durch ein Schieberegister verzögert, wobei das Schieberegister eine Vielzahl von Ausgängen entsprechend der Vielzahl von analogen Integratorschaltungen aufweist. Jeder der Vielzahl von Ausgängen wird jeweils einem Eingang einer der Vielzahl von analogen Integratorschaltungen zugeführt, so daß einer analogen Integratorschaltung das korrekte Ausgangssignal des 1-Bit-Digital-Analog-Wandlers zugeführt wird.

10

25

In einer besonders bevorzugten Ausführungsform wird das

Schieberegister von einem Taktsignal getaktet, das zudem parallel eine Vielzahl von Abtastschaltern taktet. Jeder analogen Integratorschaltung sind Abtastschalter vorgeschaltet,
und mit dem Taktsignal wird jeweils in jeder analogen Integratorschaltung eine Kapazität der Vielzahl von Kapazitäten

zwischen zwischen einen Ausgang und einen Eingang des Operationsverstärkers geschaltet. Das Taktsignal steuert somit den
Ablauf der Umsetzung der Vielzahl von Eingangssignalen.

In einer weiteren besonders bevorzugten Ausführungsform ist jeder der Vielzahl von Ausgängen des Schieberegisters um eine Taktperiode des Taktsignals untereinander verzögert. Somit liegen an jedem Ausgang des Schieberegisters zu verschiedenen Eingangssignalen gehörige Signale an.

20 Ein erster Ausgang der Vielzahl von Ausgängen des Schieberegisters ist in einer besonders bevorzugten Ausführungsform des Schieberegisters um Taktperioden entsprechend der um Eins verminderten Anzahl der Eingangssignale verzögert und jeder weitere Ausgang der Vielzahl von Ausgängen des Schieberegisters ist um jeweils eine weitere Taktperiode verzögert.

In einer besonders bevorzugten Ausführungsform weist die Vielzahl von Kapazitäten in jeder analogen Integratorschaltung jeweils gleiche Kapazitätswerte auf. Vorteilhafterweise läßt sich bei integrierten Schaltungen das Verhältnis im Gegensatz zu den absoluten Werten von Kapazitäten sehr viel genauer einstellen und zudem ist bei gleichen Kapazitätswerten die Integrationszeitdauer für jedes Eingangssignal gleich. In einer bevorzugten Ausführungsform wird der Verstärkungsfaktor jeder analogen Integratorschaltung durch das Verhältnis einer dem Eingang des Operationsverstärkers vorgeschalteten Kapazität und einer Kapazität der Vielzahl von Kapazitäten bestimmt.

In einer besonders bevorzugten Ausführungsform beträgt der Verstärkungsfaktor jeder analogen Integratorschaltung 0,5.

In einer bevorzugten Ausführungsform sind die Kapazitätswerte der Vielzahl von Kapazitäten der ersten analogen Integratorschaltung größer als die Kapazitätswerte der Vielzahl von Kapazitäten der weiteren analogen Integratorschaltungen.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit der Zeichnung. In der Zeichnung zeigt

Fig.1 ein Ausführungsbeispiel eines Sigma-Delta-A/D-Umsetzers nach der Erfindung für die Umsetzung dreier analoger Eingangssignale.

30

In Figur 1 ist ein Sigma-Delta-Analog-Digital-Umsetzer dargestellt, der in Switched-Capacitor-Technik aufgebaut ist.

Einem Multiplexer MUX wird ein erstes analoges Eingangssignal In0, ein zweites analoges Eingangssignal In1 und ein drittes analoges Eingangssignal In2 zugeführt. Die drei analogen Eingangssignale müssen auf mindestens die halbe Abtastfrequenz, mit der der Sigma-Delta-Analog-Digital-Umsetzer arbeitet, bandbegrenzt sein. Auf einen Ausgang des Multiplexers MUX werden zyklisch die drei Eingangssignale In0, In1 und In2 des Multiplexers mit einem Taktsignal T geschaltet. Am Ausgang des Multiplexers liegt somit ein Signal, das Zeitschlitze mit einer Dauer entsprechend der Periodendauer des Taktsignals T aufweist und aus dem ersten analogen Eingangssignal In0, dem zweiten analogen Eingangssignal In1 und dem dritten analogen Eingangssignal In2 gebildet ist.

10

Das Ausgangssignal des Multiplexers wird mit einem ersten Abtastschalter S7 und einem dritten Abtastschalter S8 abgetastet. Zwischen den ersten Abtastschalter S7 und den dritten Abtastschalter S8 ist ein erster Kondensator CS0 geschaltet. Der erste Kondensator CS0 wird bei geschlossenem ersten S7 und dritten S8 Abtastschalter durch das Ausgangssignal des Multiplexers MUX geladen. Sowohl der erste S7 als auch der dritte S8 Abtastschalter wird von dem Taktsignal T gesteuert.

Ein an einem Ausgang der ersten analogen Integratorschaltung
3 anliegendes Signal wird über einen zweiten Abtastschalter
S9 und einen vierten Abtastschalter S10 abgetastet. Zwischen
den zweiten Abtastschalter S9 und den vierten Abtastschalter
S10 ist ein zweiter Kondensator CS1 geschaltet. Der zweite
Kondensator CS1 wird bei geschlossenem zweiten S9 und vierten
30 S10 Abtastschalter durch das Ausgangssignal der ersten analogen Integratorschaltung 3 geladen. Der zweite S9 als auch der
vierte S10 Abtastschalter wird von dem Taktsignal T gesteuert.

Das Ausgangssignal der zweiten analogen Integratorschaltung 4 wird einem Einbit-Analog-Digital-Umsetzer 1 zugeführt. Der 1-bit-Analog-Digital-Umsetzer 1 setzt das zugeführte abgetastete Signal in einen 1-Bit-Datenstrom um. Üblicherweise besteht der Einbit-Analog-Digital-Umsetzer aus einer einfachen Komparatorschaltung.

Der 1-Bit-Datenstrom wird einem Schieberegister 2 zugeführt. Das Schieberegister 2 verzögert den 1-Bit-Datenstrom um Taktperioden entsprechend der Vielzahl von Eingangssignalen. Das Schieberegister weist ein erstes Register 20, ein zweites Register 21 und ein drittes Register 22 auf, die von dem Taktsignal T gesteuert werden. Das erste Register 20 empfängt den 1-Bit-Datenstrom von dem 1-Bit-Analog-Digital-Umsetzer 1. Dem ersten Register 20 ist das zweite Register 21 nachgeschaltet. Durch das erste 20 und zweite 21 Register wird der 1-Bit-Datenstrom um zwei Takte des Taktsignals T verzögert. Der Ausgang des zweiten Registers 21 bildet einen ersten Ausgang 23 des Schieberegisters 2. Dem zweiten Register 21 ist parallel zu dem ersten Ausgang 23 das dritte Register 22 nachgeschaltet, dessen Ausgang wiederum einen zweiten Ausgang 24 des Schieberegisters 2 bildet.

Der erste Ausgang 23 des Schieberegisters 2 wird einem ersten
5 Umschalter 5 zugeführt. Der zweite Ausgang 24 des Schieberegisters 2 wird einem zweiten Umschalter 6 zugeführt.

Der erste Umschalter 5 weist einen dritten Schalter S13 auf, der einen Ausgang des ersten Umschalters 5 auf eine erste Referenzspannung Vref+ oder eine zweite Referenzspannung Vref-schaltet.

Der zweite Umschalter 6 weist einen zweiten Schalter S12 auf, der einen Ausgang des zweiten Umschalters 6 auf die erste Referenzspannung Vref+ oder die zweite Referenzspannung Vrefschaltet.

Der erste 5 und zweite 6 Umschalter bilden jeweils einen 1-Bit-Digital-Analog-Wandler. Der erste Umschalter 5 wird durch den um zwei Takte des Taktsignals T verzögerten 1-Bit-Datenstrom des 1-Bit-Analog-Digital-Umsetzers 1 gesteuert. Der zweite Umschalter 6 wird durch den um drei Takte des Taktsignals T verzögerten 1-Bit-Datenstrom des 1-Bit-Analog-Digital-Umsetzers 1 gesteuert.

Ein am Ausgang des ersten Umschalters 5 anliegendes Signal wird dem Eingang der ersten analogen Integratorschaltung 3 zugeführt. Ein Ausgangssignal am Ausgang des zweiten Umschalters 6 wird der zweiten analogen Integratorschaltung 4 zugeführt.

Die erste analoge Integratorschaltung 3 weist einen ersten Operationsverstärker OP1 auf. Einem invertierenden Eingang 20 des ersten Operationsverstärkers OP1 ist ein vierter Schalter S14 vorgeschaltet, der den Eingang der ersten analogen Integratorschaltung 3 bildet. Ein nichtinvertierender Eingang des ersten Operationsverstärkers OP1 ist mit dem Bezugspotential VSS verbunden. Ein Ausgang des ersten Operationsverstärkers 25 OP1 bildet den Ausgang der ersten analogen Integratorschaltung. Der Ausgang des ersten Operationsverstärkers OP1 ist mit dem nichtinvertierenden Eingang des ersten Operationsverstärkers OP1 über einen dritten Umschalter S1 und einer von drei Kapazitäten C1, C2 und C3 verbindbar. Der dritte Umschalter S1, der ein Multiplexer ist, schaltet dabei eine der 30 drei Kapazitäten C1, C2 oder C3 zwischen den Ausgang des ersten Operationsverstärkers OP1 und den nichtinvertierenden Eingang des ersten Operationsverstärkers OP1 und wird von dem Taktsignal T gesteuert. Dadurch ist jeweils eine der drei KaWO 00/35096 9 PCT/DE99/03927

pazitäten als Rückkoppelkapazität des Operationsverstärkers schaltbar.

Die zweite analoge Integratorschaltung 4 weist einen zweiten 5 Operationsverstärker OP2 auf. Einem invertierenden Eingang des zweiten Operationsverstärkers OP2 ist ein erster Schalter S11 vorgeschaltet, der den Eingang der zweiten analogen Integratorschaltung 4 bildet. Ein nichtinvertierender Eingang des zweiten Operationsverstärkers OP2 ist mit dem Bezugspotential 10 VSS verbunden. Ein Ausgang des zweiten Operationsverstärkers OP2 bildet den Ausgang der zweiten analogen Integratorschaltung OP4. Der Ausgang des zweiten Operationsverstärkers OP2 ist mit dem nichtinvertierenden Eingang des zweiten Operationsverstärkers OP2 über einen vierten Umschalter S2 und einer von drei Kapazitäten C4, C5 und C6 verbindbar. Der vierte Um-15 schalter S2, der ein Multiplexer ist, schaltet dabei eine der drei Kapazitäten C4, C5 oder C6 zwischen den Ausgang des zweiten Operationsverstärkers OP2 und dem nichtinvertierenden Eingang des zweiten Operationsverstärkers OP2 und wird von dem Taktsignal T gesteuert. Dadurch ist jeweils eine der drei Kapazitäten als Rückkoppelkapazität des Operationsverstärkers schaltbar.

Es sollte angestrebt werden, die drei Kapazitäten C1 bis C3 bzw. C4 bis C6 der ersten 3 bzw. zweiten 4 analogen Integratorschaltung möglichst klein zu halten, um den Ausgangsstrom des Operationsverstärkers OP1 bzw. OP2 und damit die Anstiegszeit zu minimieren. Die drei Kapazitäten C4 bis C6 der zweiten analogen Integratorschaltung 4 können kleiner als die drei Kapazitäten C1 bis C3 der ersten analogen Integratorschaltung 3 sein, da in der ersten analogen Integratorschaltung verursachtes (thermisches) Rauschen durch eine Shaping-Funktion erster Ordnung der ersten analogen Integratorschaltung verringert wird.

25

30

Jedem der drei analogen Eingangssignale InO, In1 und In2 ist dabei jeweils eine der drei Kapazitäten C1, C2 und C3 bzw. C4, C5 und C6 der ersten analogen Integratorschaltung 3 bzw. der zweiten analogen Integratorschaltung 4 zugeordnet. Die Kapazitäten C1 bis C3 bzw. C4 bis C6 bilden Zustandsspeicher für die zu integrierenden Eingangssignale der analogen Integratorschaltung.

Der Sigma-Delta-Analog-Digital-Umsetzer arbeitet nach dem

10 Pipeline-Prinzip. Die folgende Tabelle verdeutlicht während
verschiedener Perioden 1 bis 7 des Taktsignals T den Zustand
der ersten analogen Integratorschaltung 3, der zweiten analogen Integratorschaltung 4 und des ersten Registers 20, des
zweiten Registers 21 und des dritten Registers 22 (durch die

15 teifgestellten Indizes wird die Taktperiode angegeben, in der
das analoge Eingangssignal am Ausgang des Multiplexers MUX
angelegen hat):

T	3	4	20	21	22
1	InO ₁	-	_	_	-
2	In12	$In0_1$	-	-	-
3	In23	Inl ₂	$In0_1$	_	-
4	InO4	$In2_3$	Inl_2	$In0_1$	_
5	Inl5	$In0_4$	$In2_3$	Inl_2	$In0_1$
6	In26	In15	$In0_4$	In2 ₃	Inl_2
7	In07	In2 ₆	Inl ₅	- In0 ₁ In1 ₂ In2 ₃	In2 ₃

20 Bis zur Taktperiode 4 muß der Sigma-Delta-Analog-DigitalUmsetzer einschwingen, da die in der zweiten analogen Integratorschaltung 4 und dem ersten bis dritten Register 20 bis
22 gespeicherten Werte Anfangswerte sind, die nicht mit den
drei analogen Eingangssignalen In0 bis In2 zusammenhängen. Ab
25 der fünften Taktperiode ist der Sigma-Delta-Analog-DigitalUmsetzer mit Abtastwerten der analogen Eingangssignale In0
bis In2 "gefüllt". Aus der Tabelle ist ersichtlich, daß der

Ausgang des zweiten Registers 21, der auf den Eingang der ersten analogen Integratorschaltung 3 zurückgeführt wird, das analoge Eingangssignal aufweist, das auch über den Multiplexer MUX dem Eingang ersten analogen Integratorschaltung 3 zugeführt wird. Dasselbe gilt für die zweite analoge Integratorschaltung 4. Die für die erste und zweite analoge Integratorschaltung angegebenen Werte beziehen sich selbstverständlich auf die Kapazität, die den Zustandsspeicher für den jeweiligen Wert bildet. Durch das Taktsignal T wird der jeweils passende Zustandsspeicher bzw. die jeweils passende Kapazität dem Operationsverstärker in der analogen Integratorschaltung zugeschaltet.

Aufgrund verschiedener Parameter wie Durchlaufzeiten einzelner Komponenten, Integrationszeitkonstanten, etc. sollte das Taktsignal an die jeweils zu steuernde Komponente angepaßt werden. Beispielsweise ist darauf zu achten, daß es aufgrund von Signallaufzeiten auf den Taktleitungen des Taktsignals nicht zu Überlappungen der einzelnen Taktperioden kommt und 20 dadurch Umsetzfehler auftreten. Ein anderes Beispiel ist die Integrationszeitdauer der analogen Integratorschaltungen, die berücksichtigt werden muß. Dabei muß die Integration eines Werte abgeschlossen sein, bevor der nächste Wert integriert wird. Dabei kann es auch erforderlich sein, die Verzögerung 25 durch das Schiebregister beispielsweise um die Verzögerung einer halben Periode des Taktsignals zu erweitern.

15

30

Die am meisten kritische Komponente des Sigma-Delta-Analog-Digital-Umsetzers ist der in der analogen Integratorschaltung enthaltene Operationsverstärker, der sehr sorgfältig hinsichtlich der Einschwingdauer und der Anstiegszeit ausgewählt werden muß. Dabei spielt es keine Rolle, daß der Operationsverstärker eine kurze Einschwingzeit aufweist. Vielmehr muß der Operationsverstärker während der Einschwingzeit im linearen Bereich arbeiten. Die Anstiegszeit sollte dabei die Einschwingzeit nicht begrenzen.

Bezugszeichenliste

5	·	
	1	1-Bit-Analog-Digital-Umsetzer
	2	Schieberegister
	20 - 22	1-Bit-Register
	3	erste analoge Integratorschaltung
10	4	zweite analoge Integratorschaltung
	5	erster Umschalter
	6	zweiter Umschalter
	In0	erstes Eingangssignal
	In1	zweites Eingangssignal
15	In2	drittes Eingangssignal
	MUX	Multiplexer
	T	Taktsignal
	S1	dritter Umschalter
	\$2	vierter Umschalter
20	S 7	erster Abtastschalter
	S8	dritter Abtastschalter
	S9	zweiter Abtastschalter
	S10	vierter Abtastschalter
	S11	erster Schalter
25	S12	zweiter Schalter
	S13	dritter Schalter
	S14	vierter Schalter
	CS0	erster Kondensator
	CS1	zweiter Kondensator
.30	C1 - C3	Rückkoppelkapazitäten der ersten analogen Integra-
		torschaltung
	C4 C6	Rückkoppelkapazitäten der zweiten analogen Integra-
		torschaltung
	OP1	erster Operationsverstärker
35	OP2	zweiter Operationsverstärker

VSS Bezugspotential

Vref+ erste Referenzspannung

Vref- zweite Referenzspannung

Patentansprüche

- 1. Analog-Digital-Umsetzer, der eine Vielzahl von analogen Integratorschaltungen (3, 4) sowie einen 1-Bit-Analog-
- Digital-Umsetzer (1) und einen 1-Bit-Digital-Analog-Umsetzer (5, 6) aufweist, wobei die Vielzahl von analogen Integratorschaltungen (3, 4) in Reihe geschaltet sind und der letzten analogen Integratorschaltung der Reihe der 1-Bit-Analog-Digital-Umsetzer (1) nachgeschaltet ist, wobei ein
- Ausgangssignal des 1-Bit-Analog-Digital-Umsetzers (1) dem 1-Bit-Digital-Analog-Umsetzer (5, 6) zugeführt wird und ein Ausgangsignal des 1-Bit-Digital-Analog-Umsetzer (5, 6) von einem Eingangssignal jeder analogen Integratorschaltung (3, 4) subtrahiert wird, und wobei der ersten analogen
- Integratorschaltung (3) der in Reihe geschalteten analogen Integratorschaltungen (3, 4) eine Vielzahl von Eingangssignalen (InO, Inl, In2) über einen Multiplexer (MUX) zugeführt wird,

dadurch gekennzeichnet, daß

- 20 jede analoge Integratorschaltung (3, 4) eine Vielzahl von Kapazitäten (C1 - C3, C4 - C6) entsprechend der Vielzahl von Eingangssignalen (InO, In1, In2) aufweist;
 - in jeder analogen Integratorschaltung jeweils eine
 Kapazität der Vielzahl von Kapazitäten zwischen einen Ausgang
- 25 und einen Eingang eines Operationsverstärkers (OP1, OP2) schaltbar ist;
 - das Ausgangssignal des l-Bit-Digital-Analog-Umsetzers entsprechend der Vielzahl von Eingangssignalen verzögert wird.

30

- 2. Analog-Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß das Ausgangssignal des 1-Bit-Digital-Analog-Umsetzers durch ein Schieberegister (2) verzögert wird, wobei das
- 35 Schieberegister (2) eine Vielzahl von Ausgängen (23, 24)

entsprechend der Vielzahl von analogen Integratorschaltungen (3, 4) aufweist.

- 3. Analog-Digital-Umsetzer nach Anspruch 2,
- dadurch gekennzeichnet, daß
 das Schieberegister (2) von einem Taktsignal (T) getaktet
 wird und das Taktsignal (T) parallel eine Vielzahl von
 Abtastschaltern (S7, S8, S9, S10) taktet, die den analogen
 Integratorschaltungen (3, 4) vorgeschaltet sind, und mit dem
- 10 Taktsignal (T) in jeder analogen Integratorschaltung (3, 4) jeweils eine Kapazität der Vielzahl von Kapazitäten (C1 C3, C4 C6) zwischen einen Ausgang und einen Eingang des Operationsverstärkers (OP1, OP2) geschaltet wird.
- 4. Analog-Digital-Umsetzer nach Anspruch 3, dadurch gekennzeichnet, daß jeder der Vielzahl von Ausgängen (23, 24) des Schieberegisters (2) um eine Taktperiode des Taktsignals (T) untereinander verzögert sind.

20

- 5. Analog-Digital-Umsetzer nach Anspruch 4, dadurch gekennzeichnet, daß ein erster Ausgang (23) der Vielzahl von Ausgängen des Schieberegisters (2) um Taktperioden entsprechend der um Eins
- verminderten Anzahl der Eingangssignale (InO, In1, In2)
 verzögert ist und jeder weitere Ausgang (24) der Vielzahl von
 Ausgängen des Schieberegisters (2) um jeweils eine weitere
 Taktperiode verzögert ist.
- 6. Analog-Digital-Umsetzer nach einem der vorhergehenden Ansprüche,
 dadurch gekennzeichnet, daß
 die Vielzahl von Kapazitäten (C1 C3, C4 C6) in jeder analogen Integratorschaltung (3, 4) jeweils gleiche
 Kapazitätswerte aufweisen.

7. Analog-Digital-Umsetzer nach einem der vorhergehenden Ansprüche,

dadurch gekennzeichnet, daß

der Verstärkungsfaktor jeder analogen Integratorschaltung (3, 4) durch das Verhältnis einer dem Eingang des Operationsverstärkers (OP1, OP2) vorgeschalteten Kapazität (CS0, CS1) und einer Kapazität der Vielzahl von Kapazitäten (C1 - C3, C4 - C6) bestimmt wird.

10

8. Analog-Digital-Umsetzer nach Anspruch 7, dadurch gekennzeichnet, daß der Verstärkungsfaktor jeder analogen Integratorschaltung (3, 4) 0,5 beträgt.

15

9. Analog-Digital-Umsetzer nach einem der vorhergehenden Ansprüche,

dadurch gekennzeichnet, daß

die Kapazitätswerte der Vielzahl von Kapazitäten (C1 - C3)

20 der ersten analogen Integratorschaltung (3) größer sind als die Kapazitätswerte der Vielzahl von Kapazitäten (C4 - C6) der weiteren analogen Integratorschaltungen (4).

WO 00/35096 PCT/DE99/03927

